模3计数器设计,模10计数器设计

怎样设计计数器?

利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。利用预置数反向LD端实现异步置数。

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

也可以用门电路实现C=！Q13&！Q12&Q11&！Q10&Q03&！Q12&Q11&Q10，C与两片74160的LOAD相连，而两片计数器的装载输入全部接地，这样，当计数值为28时，下一个时钟使计数器变为0，有效计数值为0~28，就是29进制计数器。

见图3）时计数器具体设计方案为：用两片74ls90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。

选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

两片同步十进制计数器

1、此模3计数器需要74160（1）循环计数1周，产生进位，使其EP=ET=1后才能计数，即需要输入10个时钟脉冲CLK，74160（2）才能计数1次，所以两片串接组成3×10=30，为三十进制计数器。

2、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

3、首先要知道160是异步清零，同步置数，这个图采用的是同步置数。

4、若要多位bai计数，只需将计数器级联，每级输出接一只CD4511和LED数码管即可。所谓共阴 LED 数码管是指7段LED的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300Ω的限流电阻。

5、两片计数器IC级联 两片计数器IC的同步清零引脚连接门电路构成的译码电路。译码电路在两片计数器IC总输出为20时，输出有效。这样，下一个时钟脉冲来临时，计数器输出0，技术范围为0~20，正好是21进制计数器。

6、两片74LS160组成两位同步十进制计数器，那么个计数器要计10个数后，要向十位计数器进位，即计数为0~9，再计一次，个位回0，十位才计一个数，所以，两个数码管显示的数据不会同时翻转。

模3计数器工作原理

模3计数器的工作原理基于二进制计数原理，它有两个触发器。第一个触发器为D触发器，它的输出端位于模3计数器的下一个输入触发器T触发器的数据输入端。第二个触发器为T触发器，它的输出端驱动D触发器的数据输入端。

在三进制计数器中，每个位的最大计数值为2，因此当计数器达到最大值后，下一个计数值会从0开始，这样就形成了一个模3的递减计数器。

模为3，就是3进制计数器，就利用计数到3（即Q3Q2Q1Q0=0011）的状态产生一个复位信号，用Q1Q0的两个高电平经与非门74LS00输出复位信号。加到74LS161的MR（或叫CR）端，使计数器回0，实现改制。

数字电路的计数器设计?

运用上面告诉大家的公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。

最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。

利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。

秒脉冲发生器 秒脉冲产生电路由555定时嚣和外接元件RRC构成多谐振荡器。输出脉冲的频率为：经过计算得到f≈1Hz即1秒。计数器 计数器由两片74LS192同步十进制可逆计数器构成。

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

...如何用74LS161设计一个模值为3的计数器,请大佬指点,在线等,急...

1、首先需要构建一个3进制计数器。CT74LS161本身是4位二进制计数器，因此需要进行一些改动。将CLR和LD连接到低电平，CLK连接到时钟信号源。将Q3输出连接到A输入，Q2输出连接到B输入，Q1输出连接到C输入，Q0输出连接到D输入。

2、用异步清零法，则在输出端的Q3Q2Q0引出接到与非门，与非门输出接到161的清零端，另把D0~D3接地即可。

3、使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

4、用74LS161计数实现变模计数器，采反馈清0法，模5时，用计数状态0101产生复信信号，模10时，用计数状态1010产生复位信号，再用一个二选一开关就可以实现了。逻辑图如下，就也是仿真图，通过仿真测试通过的。

D触发器实现模3可控计数器(超急,在线等)

1、题目的意思是输入1时为加1计数，输入0的时候为减1操作。

2、第一个触发器为D触发器，它的输出端位于模3计数器的下一个输入触发器T触发器的数据输入端。第二个触发器为T触发器，它的输出端驱动D触发器的数据输入端。在模3计数器的初始状态下，D触发器置0，T触发器置1。

3、选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

4、可以。对N个D触发器组成的级联结构的最后输出Q或者Q非的高电平（计1）或者低电平（计0）进行计数，即可以实现计数器的功能。例如时钟源的频率是100HZ，则最终输出端就会以100/2的N次方 的频率进行计数。

标签：计数器设计